C6-4U Komplett System High-End FPGA-Cluster und FPGA PC-Einsteckmodule: Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z. B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden. Fortsetzung II.2.4) Beschreibung der Beschaffung:
Deadline
Die Frist für den Eingang der Angebote war 2017-10-23.
Die Ausschreibung wurde veröffentlicht am 2017-10-06.
Auftragsbekanntmachung (2017-10-06) Objekt Umfang der Beschaffung
Titel: Diverse Maschinen und Geräte für besondere Zwecke
Referenznummer: E_074_207431 AnSc-wit FMD
Kurze Beschreibung:
C6-4U Komplett System High-End FPGA-Cluster und FPGA PC-Einsteckmodule:
Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z. B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden.
Fortsetzung II.2.4) Beschreibung der Beschaffung:
C6-4U Komplett System High-End FPGA-Cluster und FPGA PC-Einsteckmodule:
Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z. B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden.
Fortsetzung II.2.4) Beschreibung der Beschaffung:
Metadaten der Bekanntmachung
Originalsprache: Deutsch 🗣️
Dokumenttyp: Auftragsbekanntmachung
Art des Auftrags: Lieferungen
Verordnung: Europäische Union, mit GPA-Beteiligung
Gemeinsames Vokabular für öffentliche Aufträge (CPV)
Code: Diverse Maschinen und Geräte für besondere Zwecke📦 Ort der Leistung
NUTS-Region: Dresden, Kreisfreie Stadt🏙️
Verfahren
Verfahrensart: Offenes Verfahren
Angebotsart: Angebot für alle Lose
Vergabekriterien
Wirtschaftlichstes Angebot
Öffentlicher Auftraggeber Identität
Land: Deutschland 🇩🇪
Art des öffentlichen Auftraggebers: Sonstiges
Name des öffentlichen Auftraggebers: Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e. V. über Vergabeportal eVergabe
Postanschrift: Hansastr. 27 c
Postleitzahl: 80686
Postort: München
Kontakt
Internetadresse: http://www.fraunhofer.de🌏
E-Mail: fraunhofer@deutsche-evergabe.de📧
URL der Dokumente: http://www.deutsche-evergabe.de/🌏
URL der Teilnahme: http://www.deutsche-evergabe.de/🌏
— Anforderung Unterlagen – erhältlich bei: Die Vergabeunterlagen können ausschließlich über das Vergabeportal der deutschen e-Vergabe unter www.deutsche-evergabe.de abgerufen werden. – Bewerber unterliegen mit der Angebotsabgabe auch den Bestimmungen über nicht berücksichtigte Angebote (§134 GWB) – Fragen oder Hinweise der Bieter können nur in deutscher Sprache und ausschließlich per E-Mail an die unter Ziffer I.1 genannte Kontaktstelle gerichtet werden. Soweit relevant, werden Antworten auf Fragen oder Hinweise der Bieter auch an alle anderen Bieter versandt.
— Anforderung Unterlagen – erhältlich bei: Die Vergabeunterlagen können ausschließlich über das Vergabeportal der deutschen e-Vergabe unter www.deutsche-evergabe.de abgerufen werden. – Bewerber unterliegen mit der Angebotsabgabe auch den Bestimmungen über nicht berücksichtigte Angebote (§134 GWB) – Fragen oder Hinweise der Bieter können nur in deutscher Sprache und ausschließlich per E-Mail an die unter Ziffer I.1 genannte Kontaktstelle gerichtet werden. Soweit relevant, werden Antworten auf Fragen oder Hinweise der Bieter auch an alle anderen Bieter versandt.
Objekt Umfang der Beschaffung
Kurze Beschreibung:
C6-4U Komplett System High-End FPGA-Cluster und FPGA PC-Einsteckmodule:
Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z. B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden.
Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z. B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden.
Fortsetzung II.2.4) Beschreibung der Beschaffung:
Fortsetzung II.1.4) Kurze Beschreibung:
Die Modellierung erfordert einen High-End-FPGA-Cluster, welcher in mehreren Ausbaustufen verschieden komplexe System abbilden kann.
Pos. 2) Neben dem High-End FPGA-Cluster sind weiterhin FPGA PC-Einsteckmodule erforderlich, da diese physisch in einen PC am Arbeitsplatz/Laborplatz eingebaut werden können und damit verschiedene Schnittstellen lokal zugänglich sind. Lokale „Hight-Speed/Low-Latency“-Schnitstellen ermöglichen eine latenzarme Anbindung von echten Sensoren oder Aktoren an hochparallele Teilkomponenten des High End Vision SoC-Modells.
Pos. 2) Neben dem High-End FPGA-Cluster sind weiterhin FPGA PC-Einsteckmodule erforderlich, da diese physisch in einen PC am Arbeitsplatz/Laborplatz eingebaut werden können und damit verschiedene Schnittstellen lokal zugänglich sind. Lokale „Hight-Speed/Low-Latency“-Schnitstellen ermöglichen eine latenzarme Anbindung von echten Sensoren oder Aktoren an hochparallele Teilkomponenten des High End Vision SoC-Modells.
Dauer: 8 Monate Ort der Leistung
Hauptstandort oder Erfüllungsort: 01069 Dresden.
Rechtliche, wirtschaftliche, finanzielle und technische Informationen Auftragsausführung
Bedingungen für die Vertragserfüllung:
Bei evtl. Einsatz von Nachunternehmern sind diese zu benennen, ihre Eignung ist ebenfalls anhand der unter III.1.) aufgeführten Eignungskriterien nachzuweisen Ferner ist zu bestätigen, dass sie im Auftragsfall zur Verfügung stehen, deren Anteil am Umfang des Auftragsgegenstandes ist darzulegen.
Bei evtl. Einsatz von Nachunternehmern sind diese zu benennen, ihre Eignung ist ebenfalls anhand der unter III.1.) aufgeführten Eignungskriterien nachzuweisen Ferner ist zu bestätigen, dass sie im Auftragsfall zur Verfügung stehen, deren Anteil am Umfang des Auftragsgegenstandes ist darzulegen.
Verfahren
Zeitpunkt des Eingangs der Angebote: 23:59
Sprachen, in denen Angebote oder Teilnahmeanträge eingereicht werden können: Deutsch 🗣️
Gültigkeitsdauer des Angebots: 2017-11-20 📅
Datum der Angebotseröffnung: 2017-10-24 📅
Zeitpunkt der Angebotseröffnung: 12:00
Ergänzende Informationen Körper überprüfen
Name: Vergabekammer des Bundes beim Bundeskartellamt
Postanschrift: Villemombler Straße 76
Postort: Bonn
Postleitzahl: 53123
Land: Deutschland 🇩🇪
Informationen zu Fristen für Nachprüfungsverfahren:
Solange ein wirksamer Zuschlag (Vertragsschluss) noch nicht erteilt ist, kann als Rechtsbehelf ein Nachprüfungsantrag bei der unter VI 4.1 genannten Stelle gestellt werden. Bewerber/Bieter müssen Vergaberechtsverstöße unverzüglich bei der unter I.1) genannten Vergabestelle rügen, bevor sie einen Nachprüfungsantrag stellen. Wir weisen ausdrücklich auf die Antragsfrist des §160 Gesetz gegen Wettbewerbsbeschränkungen (GWB) hin. Bieter, deren Angebote nicht berücksichtigt werden soll, werden vor dem Zuschlag gem. §134 GWB informiert.
Informationen zu Fristen für Nachprüfungsverfahren
Solange ein wirksamer Zuschlag (Vertragsschluss) noch nicht erteilt ist, kann als Rechtsbehelf ein Nachprüfungsantrag bei der unter VI 4.1 genannten Stelle gestellt werden. Bewerber/Bieter müssen Vergaberechtsverstöße unverzüglich bei der unter I.1) genannten Vergabestelle rügen, bevor sie einen Nachprüfungsantrag stellen. Wir weisen ausdrücklich auf die Antragsfrist des §160 Gesetz gegen Wettbewerbsbeschränkungen (GWB) hin. Bieter, deren Angebote nicht berücksichtigt werden soll, werden vor dem Zuschlag gem. §134 GWB informiert.
Für Mediationsverfahren zuständige Stelle
Name: Vergabeprüfstelle des BMBF Referat Z 23
Postanschrift: Heinemannstraße 2
Postleitzahl: 53175
Dienststelle, bei der Informationen über das Überprüfungsverfahren eingeholt werden können
Name: Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e. V. über Vergabeportal eVergabe
Postanschrift: Hansastraße 27c
Postort: München
Postleitzahl: 80686
E-Mail: einkauf@zv.fraunhofer.de📧
Internetadresse: http://www.fraunhofer.de🌏
Quelle: OJS 2017/S 194-397866 (2017-10-06)
Bekanntmachung über vergebene Aufträge (2017-10-26) Objekt Umfang der Beschaffung
Kurze Beschreibung:
C6-4U Komplett System High-End FPGA-Cluster und FPGA PC-Einsteckmodule:
Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z.B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden.
Fortsetzung II.2.4) Beschreibung der Beschaffung:
C6-4U Komplett System High-End FPGA-Cluster und FPGA PC-Einsteckmodule:
Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z.B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden.
Fortsetzung II.2.4) Beschreibung der Beschaffung:
Metadaten der Bekanntmachung
Dokumenttyp: Bekanntmachung über vergebene Aufträge
Das Verfahren wird gemäß § 63 (1) 1. VGV aufgehoben, da kein Angebot eingegangen ist, das den Bedingungen entspricht.
Objekt Umfang der Beschaffung
Kurze Beschreibung:
Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z.B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden.
Pos. 1) Strategie des Fraunhofer IIS/EAS ist es, unter anderem das High End Vision SoC mit einer energieoptimierten und dennoch extrem leistungsfähigen im Package integrierten Compute Plattform zu ergänzen. Insbesondere bei neuronalen Verfahren (Training und Recall) im Echtzeit-Betrieb erschließen sich durch die Parallelisierung von Algorithmen vollkommen neue Anwendungsfelder, wie z.B. bei der Szenen-Analyse und Erkennung im natürlichen Umfeld oder der Steuerung von Produktionsprozessen. Diese Aufgaben können in einer FPGA-basierten hochparallelen Hardware in Echtzeit modelliert werden. Die getesteten und optimierten Systeme können in einem nächsten Schritt auf eine reale Chip-Hardware (<22n FDX) portiert und gemeinsam mit Bildsensoren oder VSoCs in einem 3D Package integriert werden.
Zusätzliche Informationen:
Das Verfahren wird gemäß § 63 (1) 1. VGV aufgehoben, da kein Angebot eingegangen ist, das den Bedingungen entspricht.
Verfahren Vergabekriterien
Qualitätskriterium (Bezeichnung): Software-API zur Entwicklung / Ankopplung einer eigenen Toolchain
Qualitätskriterium (Gewichtung): 40
Qualitätskriterium (Bezeichnung): QSFP+ Schnittstelle zum schnellen Austausch von sehr großen Datenmengen mit Server-Hardware
Qualitätskriterium (Gewichtung): 15
Qualitätskriterium (Bezeichnung): Besseres Modulkonzept / höhere Flexibilität bei der Verbindung von FPGA-Modulen mit anderer Hardware
Qualitätskriterium (Gewichtung): 10
Gewichtung des Preises: 35
Ergänzende Informationen Dienststelle, bei der Informationen über das Überprüfungsverfahren eingeholt werden können
Name: Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. über Vergabeportal eVergabe
Quelle: OJS 2017/S 209-433026 (2017-10-26)